Mikronai ir kadencija atnaujina ddr5 būseną, 36% didesnį našumą nei ddr4

Metų pradžioje „ Cadence“ ir „ Micron“ surengė pirmąjį naujos kartos DDR5 atminties demonstravimą. Anksčiau šį mėnesį vykusiame TSMC renginyje abi bendrovės pateikė keletą naujienų apie naujos atminties technologijos plėtrą.

Micronas ir Cadence aptaria savo pažangą DDR5 atmintyje

Pagrindinis DDR5 SDRAM bruožas yra lustų talpa, ne tik didesnis našumas ir mažesnės energijos sąnaudos. Tikimasi, kad DDR5 padidins I / O spartą nuo 4 266 iki 6400 MT / s, kai maitinimo įtampa sumažės 1, 1 V, o leistinas virpesių diapazonas bus 3%. Taip pat tikimasi, kad viename modulyje bus naudojami du nepriklausomi 32/40 bitų kanalai (be / su ECC). Be to, DDR5 pagerins komandų magistralės efektyvumą, geresnes atnaujinimo schemas ir didesnį bankų skaičių papildomam našumui užtikrinti. „Cadence“ toliau sako, kad patobulintas DDR5 funkcionalumas leis 36% didesnį pralaidumą realiame pasaulyje, palyginti su DDR4, net esant 3200 MT / s, o kai 4800 MT / s, tikrasis pralaidumas bus 87% didesnis. palyginti su DDR4-3200. Kita svarbiausia DDR5 charakteristika bus monolitinių drožlių tankis, viršijantis 16 Gb.

Mes rekomenduojame perskaityti mūsų įrašą apie „ Intel Core 9000“ seriją, palaikančią iki 128 GB RAM

Pirmaujantys DRAM gamintojai jau turi monolitinius 16 Gb talpos DDR4 lustus, tačiau dėl fizikos įstatymų šie įrenginiai negali pateikti ekstremalių laikrodžių. Todėl tokios įmonės kaip „Micron“ turi daug nuveikti, bandydamos suderinti didelį DRAM tankį ir našumą DDR5 eroje. Visų pirma, „ Micron“ yra susijęs su kintama sulaikymo trukme ir kitais atominio lygio reiškiniais, kai DRAM naudojamos technologijos pasiekia 10–12 nm. Paprasčiau tariant, nors DDR5 standartas atspindi tankumą ir vestuvių atlikimą, DRAM kūrėjai vis dar turi daug stebuklų.

„Micron“ tikisi pradėti gaminti 16 GB talpos lustą, naudodamas „sub-18nm“ gamybos procesą iki 2019 m. Pabaigos, nors tai nebūtinai reiškia, kad realios programos, turinčios šią atmintį, bus prieinamos kitų metų pabaigoje. „Cadence“ jau įdiegė DDR5 IP (valdiklį + PHY), naudodamas TSMC N7 (7nm DUV) ir N7 + (7nm DUV + EUV) proceso technologijas.

Atsižvelgiant į pagrindinius DDR5 pranašumus, nenuostabu, kad „Cadence“ prognozuoja, kad serveriai bus pirmosios programos, kurios naudos naujo tipo DRAM. „Cadence“ mano, kad klientų, naudojančių „N7 +“ procesą, SoC palaikys jį, o tai iš esmės reiškia, kad lustai turėtų patekti į rinką 2020 m.

„Techpowerup“ šriftas